文章编号:1001-5078(2013)12-1363-05

·红外技术及应用 ·

短波 IRFPAs 读出电路 CTIA 输入级的优化设计

王 攀^{1,2},丁瑞军¹,叶振华¹

(1. 中国科学院上海技术物理研究所红外成像材料与器件重点实验室,上海200083;2. 中国科学院研究生院,北京100039)

摘 要:针对凝视短波红外焦平面阵列探测器弱信号耦合读出的难题,设计了一种高注入效率、低噪声、精简结构的运放积分型(CTIA)输入级。该 CTIA 单元输入级采用电流源负载的共源共栅结构,不仅具有传统 CTIA 结构的优点,还能克服常规的 CTIA 结构复杂、功耗过高的缺点。在低温模型的仿真环境下,进行了前仿真和提取版图寄生参数的后仿真。基于 CSMC - 6S05DPTM 0.5 μm 工艺流片, CTIA 读出电路芯片的测试结果与仿真结果基本一致,输出信号电压范围达到 2.5 V,单元功耗小于1.0 μW。 关键词:短波红外焦平面;运放积分(CTIA)读出电路;弱信号耦合读出

中图分类号:TN432 文献标识码:A DOI:10.3969/j.issn.1001-5078.2013.12.10

CTIA input stage design of short-wavelength staring IRFPAs ROIC

WANG Pan^{1,2}, DING Rui-jun¹, YE Zhen-hua¹

(1. Key Laboratory of Infrared Imaging Materials and Detectors, Shanghai Institute of Technical Physics, Chinese Academy of Sciences, Shanghai 200083, China;

2. Graduate School of Chinese Academy of Sciences, Beijing 100039, China)

Abstract: To solve the problem of weak signal outputing in short-wavelengh staring IRFPA detector, a CTIA input stage is designed. The input stage has high injection efficiency, low noise and compact structure. A CTIA input stage has cascode structure with current-source load. The novel CTIA can overcome the defects of common CTIA, such as large area and high power dissipation. The simulation and verification are accomplished both before and after completing the layout. The circuit structure is analyzed according to CMOS low-temperature model. The novel CTIA ROIC chip fabricated with CSMC-6S05DPTM 0. 5μ m process technology is measured. The test result is consistent to simulation. The voltage range of output signal reaches 2. 5V and circuit unit power is less than 1. 0μ W.

Key words: SW IRFPAs; CTIA ROIC; weak signal coupling

1 引 言

短波红外焦平面阵列正向着大面阵、高分辨 率等方向发展^[1-2]。读出电路是红外焦平面阵列 的重要部分,短波红外焦平面的发展要求读出电 路具有更小的像元面积、更高的注入效率和更高 的信号输出帧频,同时保持一定的面阵总功耗。 合理的输入级设计是短波红外焦平面读出电路设 计的关键,必须综合读出电路对输入级单元在尺 寸、功耗、注入效率等方面的参数要求。凝视探测 器的单元面积限制了读出电路单元结构的复杂 度,导致常规的输入级结构难以满足弱信号耦合 读出的特殊要求。

因此,本文提出并设计了一种新型的电流源负

基金项目:国家自然科学基金(No. 10990104)资助。

作者简介:王 攀(1987 -), 男, 博士生, 主要从事红外焦平面读 出电路设计方面的研究工作。E-mail: arthurwp@mail.ustc.edu.cn 收稿日期: 2013-04-25; 修订日期: 2013-05-25

载的共源共栅结构三管运放 CTIA 输入级结构。新型 CTIA 输入级不仅具有传统 CTIA 结构的高注入效率、低噪声、高线性度和稳定偏压等特点,还能有效克服了一般的 CTIA 结构面积过大、功耗过高的缺点,进而实现短波红外焦平面弱信号的高帧频、高注入效率、高分辨率和低功耗的读出。

2 读出电路的总体结构和单元 CTIA 结构

如图 1 所示,短波红外焦平面阵列读出电路包 含单元阵列、行公共处理结构、公共输出级结构和时 序控制模块^[3]。其中,512×256 个单元输入级结构 构成了主体阵列部分,每个单元的面积为 30 µm× 60 µm。单元输入级需完成对探测器光电信号的积 分、采样然后传输给后级。单元输入级结构采用了 三管 CTIA 结构的前置放大器。CTIA 一般采用由套 筒式或者折叠式组成的差分输入加二级放大的电路 结构,但由于面阵红外探测器单元面积的限制,在有 限的单元面积内 CTIA 结构不能采用套筒式或者折 叠式这么复杂的多管结构。为此,本文采用电流源 负载的共源共栅结构的三管运放,既能提供足够的 增益又比较节省面积。





图 2 是三管运放结构的示意图和单元 CTIA 输入级的结构图。M1、M2、M3 构成了单元输入级的 三管运放,对应为图 3 中的 FAMP 结构。为节省单 元的面积,将为运放提供偏置电压的辅助结构 M4 ~ M9 设计在列公用结构中。

运放增益为:

$$A_{v} = -g_{m1} \left[\left(g_{m2} r_{o2} r_{o1} \right) \| r_{o3} \right]$$
(1)

其中, g_{m1} 是 M1 管的跨导; r_{o1} , r_{o2} 分别是 M1 管、M2 管的输出电阻,后面也将用到。

为提高运放增益并降低工作电流,优化调节 了 M1~M3 管的宽长比。设计中采用了长沟道 MOS管,使增益达到70dB,工作电流100 nA。如图2所示,与多达十个以上MOS管的常用CTIA结构相比,新构型的CTIA明显减少了面积。而且,由于偏置结构设计在公共级中,使单元中的运放只有一条电流路线流经MI、M2、M3到地线,可显著降低功耗。



Fig. 2 Schematic diagram of cascode stage with current-source load





Fig. 3 Schematic diagram of unit cell CTIA structure

对于单元内的积分电容和采样电容的尺寸进行 优化设计基于饱和电荷容量和噪声因素分析。如图 3 所示单元结构中还有缓冲级驱动结构 UGA,用以 驱动 256 个单元公用的信号线的寄生电容,进而实 现高输出帧频。由于 UGA 只在 V_{col}有效时工作,对 整个面阵的功耗影响较小。

3 CTIA 输入级的线性度与噪声特性

3.1 线性度特性分析

)

输出的信号电压与输入的光强(光电流)之间 对应的线性度^[4] 是影响红外探测系统定量化应用 的关键。理想状态下它们的关系是完全线性的。但 是,实际电路会受到一些因素的影响而产生非线性 输出,如信号幅度接近工作范围边缘引起的非线性、 信号通路上的寄生电容引起的非线性、输入级注入 效率低引起的非线性和噪声引起的非线性。所以 CTIA 输入级设计需要进行以下几个方面的特殊 考虑。

首先,信号链中传输的信号电压值接近 MOS 管 工作范围边缘时,运放的 MOS 管 V_{DS}减小接近线性 区边缘,工作点发生变化,g_m变化使工作输出特性 改变,进而引起线性度降低。而且运放的驱动能力 也是在工作范围的中间值处最强,能准确地传输信 号值,靠近边缘的驱动能力会降低。

图 4 是单位增益运放的通用结构,输出摆幅 1.1~4 V,也即在电源和地上下各损耗一个阈值 电压。输出信号增益为 A_v 。 A_v 引入了非线性,导 致信号的传输 $\Delta V_m = \Delta V_{out}A_v$ 也引入了非线性。因 而将工作点范围设计在 MOS 管的饱和区减少这种 非线性。





其次,采样保持电容工作时有非线性的寄生电 容会引起电荷的分流。阵列电路中长导线的寄生电 容分走采样保持电容的电荷是非均匀的,会引入极 大的非线性甚至损耗大量信号电压。所以,该设计 中采样保持电容都会接驱动级来向后传输信号。同 时,采样电容尽量采用大容值。

然后,注入效率引入的非线性,注入效率随信号 强度改变的非均匀性会带来很大的影响。由于 CTIA 结构具有高注入效率,接近 100%,很好地克 服了注入效率带来的非线性。

最后,噪声引入的非线性。噪声特别是低频噪 声会影响结果的线性度,不过它对信号的影响是随 机无规律的,只能尽量抑制噪声来达到提高线性度 的目的。

图 5 是该设计在 CTIA 输出级节点处的线性度 仿真结果。CTIA 在工作范围内的积分输出信号电 压线性度高于 99.1%。



3.2 噪声特性分析

CTIA 输入级的噪声^[5] 对短波红外焦平面探测 器弱信号输出的信噪比有比较重要的影响。为此, CTIA 输入级噪声抑制的分析和设计是必不可少的。 单元 CTIA 输入级噪声主要分为复位时段、积分时 段、传输时段三个部分。单元电路总的噪声为: $\frac{V_n^2}{|_{CELL}} = \frac{V_{n,RST}^2}{|_{CELL}} + \frac{V_{n,int}^2}{|_{CELL}} + \frac{V_{n,SEL}^2}{|_{CELL,SF}} + \frac{V_{n,SEL}^2}{|_{CELL,TG}}$ (2) 其中,下标表明了噪声分别属于传输管(TG)、源级 跟随器(SF)在积分(int)、复位(RST)和选通(SEL) 时间段。后面公式中的 W,L 为 MOS 管的宽和长, g_{mn}是 MOS 管 n 的跨导。

首先分析图 4 中单位增益运放结构的噪声,作 为下面噪声分析的基础。其等效输入噪声^[6]为 1/f 噪声和热噪声之和:

$$\overline{V_{n,in}^{2}} = 8kT\gamma(\frac{1}{g_{m1}} + \frac{g_{m3}}{g_{m1}^{2}}) + \frac{2K_{N}}{C_{0X}(WL)_{1}f} + \frac{2K_{P}}{C_{0X}(WL)_{3}f} \cdot \frac{g_{m3}^{2}}{g_{m1}^{2}}$$
(3)

其中, C_{ox} 是单位面积栅氧电容; γ 为 MOS 管热噪声 系数;W、L分别为 MOS 管的宽和长; K_N 为 N 管的闪 烁噪声常数。下标 1,3 对应 M1、M3 管,以下同理。 3.2.1 复位阶段噪声分析

在复位阶段只有复位管 Vreseta 与积分电容 Cint 参与复位,可以求得此时积分电容上的输出 噪声:

$$\overline{V_{n,RST}}^{2} |_{CELL} = (4kT\gamma g_{m,RST} + \frac{K}{C_{0X}(WL)_{RST}} \cdot \frac{g_{m,RST}^{2}}{f}) \cdot (C_{int} + g_{m,RST})^{2}$$
(4)

3.2.2 积分阶段噪声分析

在积分阶段,运放参与信号产生过程,引入运放

6)

的噪声后的积分输出噪声为: 1/2

$$V_{n,int} + CELL = \left[8kT\gamma \left(\frac{1}{g_{m1}} + \frac{g_{m3}}{g_{m1}^2} \right) + \frac{2K_N}{C_{OX}(WL)_1 f} + \frac{2K_P}{C_{OX}(WL)_3 f} \cdot \frac{g_{m3}^2}{g_{m1}^2} \right] \cdot \frac{1}{1 + \left(2\pi f C_{int} R_{in,AMP}\right)^2}$$
(5)

3.2.3 信号传输时段的噪声分析 信号传输过程中,参与传输的结构会引入噪声, 单位增益运放 UGA 引入的噪声(f 为频率):

$$\frac{\overline{V_{n,\text{SEL}}^2}}{\left|_{\text{CELL,SF}}\right|_{\text{CELL,SF}}} = \left[\frac{8kT\gamma\left(\frac{1}{g_{m1}} + \frac{g_{m3}}{g_{m1}^2}\right) + \frac{2K_N}{C_{\text{OX}}(WL)_1 f} + \frac{2K_P}{C_{\text{OX}}(WL)_3 f} \cdot \frac{g_{m3}^2}{g_{m1}^2}\right]$$
(6)

传输管 TG 引入噪声:

$$V_{n,\text{SEL}}^{2} \mid_{\text{CELL,TG}} = \left[\frac{kT}{C_{\text{int}}} + \frac{K}{C_{\text{OX}}(WL)_{\text{SEL}}} \cdot \frac{1}{f} \cdot \frac{g_{m,\text{SEL}}^{2}}{1 + (2\pi f C_{\text{int}} g_{m,\text{SEL}})^{2}} \right] (7)$$

上述分析可知积分电容 Cim 的影响最大,其他 参数均影响到电路的工作状态。因此,设计大的电 容和大面积大寬长比的的管子来降低噪声。本设计 选用了 60fF 的积分电容和 120fF 的采样电容,传输 管和驱动管均在有限面积内设计的足够大来减小 噪声[7]。

4 仿真与测试

为提高芯片成品率和可靠度,要对原理设计进 行全面的仿真。包括理想模型的前仿真和提取寄生 参数的后仿真,特别是在低温模型下的后仿真。该 设计在 cadence ic51 软件平台下进行原理图仿真, 版图的寄生参数使用 mentor 公司 calibre 提取。利 用了无锡上华的标准 CSMC - 6S05 DPTM 0.5 µm 工 艺库模型做了版图设计和前后仿真。

图 6 是在 500 Hz 帧频下加入寄生参数前后的 仿真结果。对比参数提取后的前仿真和后仿真结 果,可以看出后仿的摆幅降低、线性度下降、信号 "平台"更短更不稳定和整体输出信号电压降低。 前后仿结果基本一致,信号"阶梯"良好,频率响应 正常。

摆幅下降是信号线和 MOS 管栅极的寄生电容 分去了部分电荷,导致传输的电压降低。这可以通 过提高采样电容的容值,减小输入管栅面积改善。 线性度下降是受寄生电阻和电容噪声的影响。信号 "平台"不稳定,是由于输出级驱动不够导致上升或 者下降时间过长。整体电压降低是信号线电阻分压 的结果。后仿结果给版图的修改和原理图的设计提 供了很好的指导。



基于上华 CSMC - 6S05 DPTM 0.5 µm 工艺绘制 版图并流片。流片完成的验证电路实际测试结果与 仿真基本符合。电路芯片测试结果如下:

读出电路的饱和信号电压为 2.5 V, 饱和电子 数1.1 Me⁻,噪声电压0.37 mV,单元电路功耗为 0.84 μW,非线性度小于1%。

5 结 论

本文在 30 µm × 60 µm 单元面积内设计了短 波红外焦平面读出电路 CTIA 输入级。该输入级 能够很好的处理探测器的 0.1~10 pA 小信号电 流,具有很高的响应线性度和大动态范围。测试 结果表明,该读出电路在高帧频下工作能够满足 设计指标。

为满足应用发展的要求,该读出电路输入级结 构的研制需要进一步提高偏置电压稳定性、降低噪 声影响,同时向更小面积(如 20 μm × 20 μm)发展。

参考文献:

[1] He Li, Hu Xiaoning, Ding Ruijun, et al. Recent progress of the 3rd generation infrared FPAs [J]. Infrared and Laser Engineering, 2007, 36(5):696 - 701. (in Chinese) 何力,胡晓宁,丁瑞军,等.第三代红外焦平面基础技

术的研究进展[J]. 红外与激光工程,2007,36(5): 696-701.

- [2] Cai Yi, Hu Xu. Short wave infrared imaging technology and its defence application[J]. Infrared and Laser Engineering, 2006, 35(6):643-647. (in Chinese) 蔡毅, 胡旭. 短波红外成像技术及其军事应用[J]. 红 外与激光工程, 2006, 35(6):643-647.
- [3] Wang Pan, Ding Ruijun. A new design of ROIC with CDS and programmable arbitrary line selection [C]//Processing of SPIE, International Symposium on Photoelectronic Detection and Imaging 2011: Advances in Infrared Imaging, 2011, 8193:819316.
- [4] Wen Yong, Liu Sichao, Jin Youshan, et al. Investigation on the nonlinearity of CTIA readout circuit[J]. Laser & Infrared, 2009, 39(9):978-981. (in Chinese) 文勇,刘思超,金友山,等. CTIA 型读出电路非线性的 研究[J].激光与红外,2009,39(9):978-981.

- [5] Jan Vermeiren, Urbain Van Bogget, Guido Vanhorebeek, et al. Low-noise, fast frame-rate InGaAs 320 × 256 FPA for hyperspectral applications [C]// Processing of SPIE, Infrared Technology and Applications XXXV, 2009, 7298:72983N.
- [6] RAZAVI B. Design of analog CMOS integrated circuits
 [M]. Chen Guican, Cheng Jun, Zhang Ruizhi, Translated. Xi'an; Xi'an Jiaotong University Press, 2003:357 359. (in Chinese)
 毕查德拉扎维. 模拟 CMOS 集成电路设计[M]. 陈贵 灿, 程军, 张瑞智, 译. 西安: 西安交通大学出版社, 2003:357 359.
- [7] Phjlljp L Jacobson, George E Busch, L John John, et al. Design and testing of a high-speed, low-noise infrared detector array [C]// Proceedings of SPIE, In Infrared Detectors and Focal Plane Arrays VI, 2000, 4028: 469-480.