文章编号:1001-5078(2025)04-0562-07

· 红外材料与器件 ·

基于 CTIA 的红外读出电路相关双采样实现方法

丁健华1,2,袁 媛2

(1. 山东大学 集成电路学院,山东 济南 250000;2. 华北光电技术研究所,北京 100015)

摘 要:读出电路作为红外探测器组件的关键组成部分,其噪声特性对信号读出以及整个成像 系统的性能影响重大。噪声在信号传递的过程中是不可避免的,但可以通过降噪技术以及合 理的设计来优化噪声性能。本文从分析红外探测器读出电路噪声入手,基于 CTIA 输入级仿 真对比了两种相关双采样技术:像素级相关双采样和列级相关双采样。旨在根据不同的红外 探测器的需求特点,选择更适合的相关双采样技术,以降低读出电路的开关复位噪声、MOS 管 噪声、FPN 噪声,同时兼顾动态范围、线性度和功耗等要求。

关键词:红外读出电路;低噪声;相关双采样技术;CTIA

中图分类号:TN215;0436 文献标识码:A DOI:10.3969/j.issn.1001-5078.2025.04.012

Implementation method of correlated double sampling for infrared readout circuit based on CTIA

DING Jian-hua^{1,2}, YUAN Yuan²

(1. School of Integrated Circuits, Shandong University, Jinan 250000, China;2. North China Research Institute of Electro-Optics, Beijing 100015, China)

Abstract: The readout circuit is a key component of infrared detector components, and the noise has a significant impact on signal readout and the performance of the imaging system. Noise is inevitable during signal transmission, but noise performance can be optimized by noise reduction techniques and reasonable design. In this paper, starting from analyzing the noise in the readout circuit of infrared detectors, two correlated dual sampling techniques are compared based on CTIA input-level simulation: pixel-level correlated dual sampling and column-level correlated dual sampling. The aim is to select a more suitable correlated dual sampling based on the requirements and characteristics of different infrared detectors to reduce the reset noise, MOSFET noise, FPN noise of the readout circuit, and while taking into account the requirements of dynamic range, linearity, and power consumption.

 $Keywords: infrared \ readout \ circuit; low \ noise; correlated \ double \ sampling; CTIA$

1 引 言

噪声对读出电路的影响主要表现为三个方面: 首先噪声会影响信噪比,信噪比定义为待测信号功 率与噪声信号功率之比,因此在信号幅度较小的情 况下,较大的噪声会导致信噪比严重下降,从而影响 红外探测成像的真实度;其次,噪声影响动态范围, 读出电路的动态范围是能探测到的最大信号与最小 信号的比值,它决定了探测器能接收的光强分布范 围,其值主要受到电荷容量和噪声的制约,较高的噪 声会导致动态范围大打折扣,从而影响图像的细节、 层次等特征;此外,噪声会引入非线性,给后续信号 处理带来困难,严重限制电路处理弱光信号的能力 以及红外成像系统的可靠性^[1]。因此,基于目前对 高质量红外探测的需求,降噪技术成为读出电路设 计的研究热点。

2 红外读出电路噪声类型

读出电路其功能是实现红外探测器信号的积 分、放大、采样、保持以及读出,是红外探测器的核心 部件。读出电路输入级作为与探测器直接连接的部 分,其结构特点至关重要。其中电容反馈跨阻放大 器(CTIA)结构,因较低的输入阻抗、稳定的偏置电 压、较低的噪声和高线性度被广泛应用于高性能红 外探测器读出电路当中^[2]。

CTIA 结构电路图如图 1 所示,包括增益为 A 的 反相放大器、位于反馈回路内的积分电容 C_{int} 以及 复位晶体管 M_{rst}。CTIA 的工作过程分为两个阶段, 在复位阶段,复位管 M_{rst}闭合,使积分电容 C_{int}复位 到参考电压。在积分阶段,光电流经积分电容 C_{int}复位 累积后以电压的形式输出,通过复位脉冲来实现积 分时间的控制^{[3]。}其噪声主要分为 MOS 管噪声、开 关噪声和固定图像噪声^[4]。



图 1 CTIA 结构电路图 Fig. 1 CTIA structural circuit diagram

2.1 MOS 管噪声

MOS 管噪声可以分为热噪声和闪烁噪声^[5]。 在 MOS 管中沟道电阻产生电阻热噪声和通道电流 噪声,并通过 MOS 管引脚传递到电路中,其噪声谱 密度可以表示为:

$$I_n^2 = 4kT\gamma g_m \tag{1}$$

其中,k为玻尔兹曼常数;T为绝对温度; γ 在长沟道、 低频器件中常取 2/3, g_m 为 MOS 管的跨导^[5]。

闪烁噪声的产生原因是 MOS 管中存在杂质和 缺陷,在硅界面处存在大量悬挂键,其随机反复进行 的俘获或释放电子过程造成电子的起伏涨落^[6],噪 声电压可以表示为:

$$V_{\rm nf}^2 = \frac{K_f}{C_{\rm ox} WLf} \Delta f \tag{2}$$

其中, K_f 是与工艺相关的常数; f 是频率, 因功率密 度与频率成反比, 也称为 1/f 噪声。 2.2 开关噪声

在开关电容电路中,MOS 管开关复位动作产生的 热噪声,由于电容的耦合作用被存储到电容上,称为开 关噪声,通过热噪声在整个频带内进行积分表示:

$$P_{n} = \int_{0}^{\infty} 4kT \frac{R}{4 \pi^{2} R^{2} C^{2} f^{2} + 1} df = \frac{kT}{C}$$
(3)

可见开关噪声的大小与 k 值、温度、电容有关, 因此也叫做 KTC 噪声^[6]。

2.3 固定图像噪声

固定图像噪声(FPN)是一种空间噪声,由于材 料以及制作工艺的局限性,MOS 管的尺寸会存在几 何偏差,或者相同尺寸的 MOS 管存在阈值电压偏 差^[7],导致相同输入的情况下输出会存在不同,这 种偏差会直接影响阵列的性能,尤其对弱信号处理 电路来说影响巨大。

3 相关双采样技术

相关双采样技术(CDS)是一种信号处理过程中 常用的降噪技术,本质是利用噪声在时间上的相关 性来降噪。且基于 CMOS 集成电路工艺的相关双采 样技术与红外探测器能够良好的兼容,对于弱信号 处理电路十分有效^[8]。其方法是对积分信号进行 两次采样,一次采集积分初始电压,另一次是采集积 分结束电压。图2对两次采样点进行了标明,将两 次采样结果进行相减,可以几乎消除附着在信号上 的 KTC 噪声和 FPN 噪声,并在一定程度上削弱 MOS 管的噪声^[9]。



相关双采样对于 KTC 噪声的抑制可以从图 3 解释,由于 KTC 噪声的存在,CTIA 每次复位阶段的 电压不尽相同,且一次复位产生的 KTC 噪声,在积 分过程中始终保持在电容上。因此在同一积分周期 内采样的两点含有相同的 KTC 噪声,作差可以得到 有效积分电压。

经过一次开关动作,理想情况下 KTC 噪声是不变的。但 MOS 管的关断电阻有限,当两次采样的时间间

隔为 τ 时,相关双采样对于 KTC 噪声的抑制表示为:

$$\Delta V = \frac{KT}{C} (1 - e^{\frac{\tau}{R_{\text{off}}C}})$$
(4)

其中, C 为采样电容; R_{off} 为 MOS 管关断电阻, 因此 增大采样电容、增大开关面积、降低采样间隔均有利 于降低 KTC 噪声^[9]。





在相同工作状态下,一片固定芯片中的 FPN 噪声是一个常量。因此相关双采样可以在输出端有效 去除附着在信号上的 FPN 噪声。

对 MOS 管噪声的抑制可以从相关双采样在频 域的传输函数分析^[7]:

$$f(t) = \delta(t + \frac{1}{2}\tau) - \delta(t - \frac{1}{2}\tau)$$
(5)

对式(5)进行傅里叶变换得到系统传输函数:

$$F(j\omega) = \int_{0}^{\infty} \left[\delta(t + \frac{1}{2}\tau) - \delta(t - \frac{1}{2}\tau) \right] \times e^{j\omega t} dt$$
(6)

采用一阶低通滤波器后最终的幅频特性方 程为:

$$|H(j\omega)|^2 = \frac{4\omega_c^2}{\omega_c^2 + \omega^2} \sin^2(\frac{\omega\Delta\tau}{2})$$
(7)

从式中可以看出,当两次采样时间 $\Delta \tau$ 极小时, 低频噪声得到了很好的抑制。

作为一种行之有效的降噪技术,相关双采样的 电路实现结构有多种。根据其在读出电路中的位 置,可以分为像素级 CDS 和列级 CDS^[10]。分别对 像素级 CDS 和列级 CDS 进行设计仿真,对比其各项 性能,具体说明相关双采样位置的选择对不同电路 设计的意义。

3.1 像素级 CDS

像素级 CDS 因为受面积约束较大,一般通过钳位 电容法来实现,即利用电容瞬间两端电压无法突变的 特性,实现相关双采样^[11],具体原理解释如图4 所示。

当电容第一次充电,左侧电压为 V_1 ,右侧极板接地,两端电压差为 ΔV ,此时断开开关,保存电压差;第二次充电,左侧电压变为 V_2 , ΔV 不变,因此在电容右

侧实现电压相减。本文基于15 μm×15 μm的像素 单元面积,设计了像素内CDS,结构如图5所示。



图 4 钳位电容工作原理 Fig. 4 Principle of clamp capacitor



图 5 像素级 CDS 原理图 Fig. 5 Pixel CDS schematic diagram

C1 作为钳位电容,在 CTIA 积分初始积分时刻, SH1 断开,C1 完成初始电压采样,随着积分电压增加,C1 右端实现了积分电压与初始作差。考虑到采 样电容的驱动问题,在钳位电容后级增加源极跟随 器提高驱动能力。源极跟随器选择 PMOS 管,采用 可以抑制体效应的连接方案,避免传输的非线性。 经源极跟随器后,输出信号范围可以被提升一个阈 值电压,正好满足列级运放传输的信号范围。具体 时序如图 6 所示。



通过对像素单元以及列级采样单元进行联合仿 真,得到瞬态的 CTIA 输出电压以及经像素级 CDS 处理后的采样电压,如图 7、8 所示。从图中可以得 到电路的输出电压范围为 1~3.16 V,电压输出摆 幅为 2.16 V。

表1是不同积分电流下像素级 CDS 电路采样 输出的仿真结果,对表内数据拟合,得到线性度为 99.9958 %,拟合曲线如图9 所示。



表1 不同积分电流下的像素级 CDS 采样输出



| $I_{\rm int}/{\rm pA}$ | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V |
|------------------------|------------------|-------------------|------------------|-------------------|------------------|-------------------|------------------|
| 0 | 1.0031 | 60 | 1.5503 | 130 | 2. 1891 | 190 | 2. 7331 |
| 10 | 1.0942 | 70 | 1.6416 | 140 | 2. 2804 | 200 | 2. 8223 |
| 20 | 1. 1854 | 80 | 1.7328 | 150 | 2. 3715 | 210 | 2.9124 |
| 30 | 1. 2766 | 90 | 1.8241 | 160 | 2.4626 | 220 | 3.0011 |
| 40 | 1. 3678 | 100 | 1.9154 | 170 | 2. 5531 | 230 | 3.0875 |
| 50 | 1.4590 | 120 | 2.0979 | 180 | 2.6430 | 240 | 3. 1571 |





为获得更加准确的电路噪声特性,对电路进行 瞬态噪声仿真,得到直观的时域噪声特性。为方便 后续对比,选择固定探测器电流,在10 fF 积分电容 的情况下,进行了大于100 帧的仿真。图10 为采样 输出的瞬态仿真结果,加入了噪声后,输出电压在不 同帧之间各不相同,且每个周期之间存在毛刺,反映 了采样时刻噪声的随机性以及开关的非理想性。

经计算得到电路噪声为 0.623 mV,电路动态范 围为 70.7 dB,噪声电子数为 39 e⁻。仿真对比无相 关双采样结构时噪声 1.092 mV,加入像素级 CDS 后电路噪声降低了 42.9%。此外表 2 对电路功耗 进行了估算,单通道的像素单元总功耗 228.6 nW, 列级单元功耗 29.9 μW。

3.2 列级 CDS

区别于像素级 CDS 设计,列级 CDS 简化了像素

内结构设计,但增加了开关数量和时序的复杂度。 通常大阵列逐行读出时采用列乒乓采样结构来节省 读出时间,图11为列乒乓采样结构单条通道内的列 级 CDS 原理图^[12]。



图 10 像素级 CDS 瞬态仿真结果



表2 像素级 CDS 电路功耗

Tab. 2 Pixel CDS circuit power consumption

| 模块 | 电流 | 电源电压 | 功耗 | 总功耗 |
|---------|----------|-------|----------|-----------|
| CTIA 运放 | 41.63 nA | 3.3 V | 137.4 nW | 228 6 mW |
| 源级跟随器 | 27.62 nA | 3.3 V | 91.2 nW | 228. 0 nw |
| 列级运放 | 9.05 μA | 3.3 V | 29.9 μW | 29.9 μW |

首先进行复位操作,S1、S2 导通,此时 OPA2 负 反馈接入电路,C2 实现电荷清空。在 t₁ 时刻,S1、 S2 关断,S3 导通,此时 V_{int}端电压等于积分初始电压

V1,即采样的第一点电压。在采样过程中 SH 导通, 采样保持电容 CH 对 C2 输出端采样,随后在 t, 时刻 积分结束,SH关断,此时 V_{int}端电压等于 V₂,电路完 成第二点采样,具体电荷转移过程为:

$$Q_{1} = C_{1} \times (V_{1} - V_{REF})$$
(6)
$$Q_{2} = C_{2} \times (V_{REF} - V_{REF}) = 0$$
(9)

$$Q'_{1} = C_{1} \times (V_{2} - V_{\text{RFF}}) \tag{10}$$

$$Q'_{2} = C_{2} \times (V_{OUT} - V_{REF})$$
 (11)
(3) 根据电荷守恒可得到:

$$\Delta Q_1 = \Delta Q_2 \tag{12}$$

$$C_1 \times (V_1 - V_2) = C_2 \times (V_{\text{OUT}} - V_{\text{REF}})$$
 (13)

$$V_{\rm OUT} = \frac{C_1}{C_2} \times (V_1 - V_2) + V_{\rm REF}$$
(14)

Vour 是与两次采样值之差成正比的,且 C1 和 C2 的比值决定了电压放大倍数,通过设计 C1、C2 的大小可以实现可编程的列级放大器设计。具体电 路时序如图 12 所示。



图 11 列级 CDS 原理图 Fig. 11 Column CDS schematic diagram 同样对像素单元 CTIA 和列级 CDS 进行联合仿 真,仿真条件不变,得到瞬态的列级输出电压仿真结 果如图13所示。

对电路依次进行了线性度仿真、瞬态噪声仿真、

动态范围以及功耗计算。表 3 列出了列级 CDS 的采 样输出电压,经拟合后的列级 CDS 输出电压随注入 电流变化曲线如图 14 所示,线性度可达 99.9967 %。



| 衣 5 | 个问状分电流 | 下的列级 | CDS 术件 11 出 |
|-----|--------|------|-------------|
| | | | |

| $I_{\rm int}/{\rm pA}$ | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V | $I_{\rm int}$ /pA | $V_{\rm out}$ /V |
|------------------------|------------------|-------------------|------------------|-------------------|------------------|-------------------|------------------|
| 0 | 2. 1923 | 60 | 1.6425 | 130 | 1.0016 | 190 | 0. 4557 |
| 10 | 2.1006 | 70 | 1.5509 | 140 | 0.9101 | 200 | 0. 3654 |
| 20 | 2.0090 | 80 | 1. 4592 | 150 | 0. 8186 | 210 | 0. 2755 |
| 30 | 1.9173 | 90 | 1.3677 | 160 | 0. 7273 | 220 | 0. 1861 |
| 40 | 1.8257 | 100 | 1.2761 | 170 | 0. 6363 | 230 | 0. 0978 |
| 50 | 1.7341 | 120 | 1.0930 | 180 | 0. 5461 | 240 | 0.0267 |

Tab. 3 Column CDS sampling outputs under different integral currents

日田八山上工作时间CDC亚世界山

对列级 CDS 电路进行超过 100 帧的瞬态噪声 仿真,采样输出的瞬态仿真结果如图 15 所示。

在10 fF 增益电容时,噪声为0.608 mV,电路动 态范围为 71.0 dB,噪声电子数为 38 e⁻;对比无相关

 \mathbf{O}

 $\vee (V$

567

双采样结构,电路噪声降低了44.3%。接着对电路 功耗进行估算得到单通道像素单元功耗为137.4 nW, 列级单元29.9 μW,具体各项数值如表4所示。



Fig. 15 Column CDS transient simulation results

表4 列级 CDS 电路功耗

Tab. 4 Column CDS circuit power consumption

| 模块 | 电流/nA | 电源电压/V | 功耗/nW |
|---------|--------|--------|-------|
| CTIA 运放 | 41.625 | 3.3 | 137.4 |
| 列级运放 | 9.05 | 3.3 | 29. 9 |

4 两种结构对比

本节从线性度和输出摆幅、瞬态噪声、动态范 围、功耗等多项指标,对比同等仿真条件下像素级 CDS 和列级 CDS,得出以下结论:

4.1 线性度和输出摆幅

电路基于采用 CTIA 输入级,保证了积分过程的线性度,经过像素级 CDS、列级 CDS 后,线性度均能实现 99.99%以上。其中像素级 CDS 线性输出范围为 1~3.16 V,列级 CDS 的线性输出范围为 2.2~0.03 V,均可以实现大于 2.16 V 的输出摆幅。

此外,基于 CTIA 积分输出电压的线性度和注 入效率以及电路的电荷处理能力分别可以表 示为^[13]:

$$S \propto \frac{-t}{R_{\rm d} \left[\left(1 + A_{\rm V} \right) C_{\rm int} + C_{\rm d} \right]} \tag{15}$$

$$\eta = 1 - \frac{t}{R_d [(1 + A_V) C_{int} + C_d]}$$
(16)

$$N_{\text{well}} = \frac{C_{\text{int}} V_{\text{max}}}{q} \tag{17}$$

其中, R_d 、 C_d 分别为探测器的结电阻和结电容; C_{int} 为像素单元的积分电容; A_V 为指像素单元 CTIA 运放增益; V_{max} 为最大输出摆幅。由表达式可知,增加积分电容、设计高增益运放可以实现线性度、注入效

率以及电荷处理能力的提升。因此,列级 CDS 相比 于像素级 CDS,可以释放充足的像素单元面积,更能 满足大电容,高增益运放结构的需求,在保证低噪声 的同时,实现电路更高的线性度、注入效率和大电荷 处理能力。

4.2 噪声和动态范围

像素级 CDS 对像素单元面积需求较大,因此设 计时需要对采样电容大小、开关管面积进行折衷考 虑。在 10 fF 增益电容时,噪声为 0.623 mV,电路动 态范围为 70.7 dB,噪声电子数为 39 e⁻,对比无相 关双采样结构噪声降低了 42.9%。

列级 CDS 相比于像素级 CDS,具有更多的开关 数量和更复杂的开关时序,可能引入额外的噪声。 但由于面积限制显著减小,因此采用列级 CDS 方案 可以从多个方面进行优化:(1)增加像素单元运放 负载电容。相关双采样电路对高频噪声抑制能力有 限,增加像素单元输出端负载电容,可以在一定程度 上对高频噪声进行抑制^[14]。(2)通过增大关键管 子的面积,降低 CDS 电路输出端的闪烁噪声。(3) 采用传输管设计,减小电荷注入和时钟馈通效应引 起的偏差。经优化后的相关双采样,在 10 fF 增益 电容下,噪声为 0.678 mV,电路动态范围为 71.0 dB,噪声电子数为 38 e⁻;对比无相关双采样 结构,电路噪声降低了 44.3 %,降噪效果更好。 4.3 功 耗

由于像素级 CDS 在像素单元内实现了电压相减,考虑到采样电容的驱动问题,需要在钳位电容后级增加源极跟随器提高驱动能力,并且满足列级运放的输入范围。因此像素级 CDS 会伴随着功耗的增加,尤其对于大规模的红外焦平面阵列来说,像素级 CDS 数量的增加会对功耗造成显著影响。

5 结 论

本文基于 CTIA 输入级对比了像素级 CDS 和列 级 CDS 两种相关双采样技术,均具有优秀的线性度 以及降噪效果,在相同的仿真环境下,对比两款电路 的特点,总结出以下结论:

像素级 CDS 对像素面积的要求更大,且像素单 元数量过多会导致更大的功耗,因此更适用于小规 模,大像元面积的探测器阵列。总体结构采用钳位 电容设计,开关时序的设计更加简单。电路噪声相 比于无 CDS 电路时降低了 42.9%,实现了良好的 降噪效果。

列级 CDS 简化了像素内结构,可以实现更高线 性度、注入效率、更大的电荷处理能力以及低功耗的 要求。其次,通过增加关键管子的面积以及大电容 设计,可以在一定程度上实现对高频噪声、闪烁噪声 的抑制,相比于无 CDS 电路时噪声降低了44.3%。 且列级 CDS 可以通过控制电容大小实现列运放的 可编程设计,满足不同需求下的列级内信号放大。 因此列级 CDS 更适合大阵列规模、小单元面积的红 外探测器读出电路设计,可以更好地满足高性能红 外焦平面阵列对于低噪声、低功耗、高线性度、大电 荷处理能力、可编程列放大的需求。

参考文献:

Huang Zhangcheng, Huang Songlei, Zhang Wei, et al. Research on low noise infrared focal plane readout circuit with edge integration and edge readout [J]. Journal of Infrared and Millimeter Waves, 2011, 30 (4): 297 - 300, 304. (in Chinese)

黄张成,黄松垒,张伟,等. 边积分边读出低噪声红外 焦平面读出电路研究[J]. 红外与毫米波学报,2011, 30(4):297-300,304.

- [2] Cai Jingjing, Liu Xiaodong, Zhang Xuanxiong. Design and research of infrared focal plane CTIA type readout circuit
 [J]. Journal of Shanghai University of Technology, 2017, 39(4):346-352. (in Chinese)
 蔡晶晶,刘晓东,张轩雄. 红外焦平面 CTIA 型读出电路的设计研究[J]. 上海理工大学学报, 2017, 39(4): 346-352.
- [3] Blerkom D A V. Analysis and simulation of CTIA-based pixel reset noise [J]. Infrared Technology and Applications XXXVII,2011,8012:159 – 168.
- [4] Johnson J F, Lomheim T S. Focal-plane signal and noise model-CTIA ROIC [J]. IEEE Transactions on Electron Devices, 2009, 56(11):2506 - 2515.
- [5] Liang Qinghua. Design and research of 640×512 infrared focal plane readout circuit[D]. Shanghai; Chinese Academy of Sciences Shanghai Institute of Technical Physics, University of Chinese Academy of Sciences, 2017. (in Chinese) 梁清华. 640×512 红外焦平面读出电路的设计研究 [D]. 上海:中国科学院大学,中国科学院上海技术物 理研究所, 2017.
- [6] Zhou Ying. Pixel unit design for dual mode infrared focal plane array readout circuit [D]. Nanjing: Southeast University,2021. (in Chinese)

周颖. 双模式红外焦平面阵列读出电路像素单元设计 [D]. 南京:东南大学,2021.

- [7] Liu Jincen. A design of infrared readout circuit using CDS technology[D]. Nanjing: Southeast University, 2016. (in Chinese)
 刘金岑. 一种采用 CDS 技术的红外读出电路设计
 [D]. 南京:东南大学, 2016.
- [8] Li Ying. Design of weak current detection preamplifier circuit based on correlated double sampling technology
 [D]. Nanjing: Nanjing University of Posts and Telecommunications, 2020. (in Chinese)
 李璎. 基于相关双采样技术的微弱电流检测前置放大电路设计[D].南京:南京邮电大学,2020.
- [9] Qian Yingying. A CMOS sensing readout circuit based on operational amplifier offset compensation[J]. World of Electronic Products, 2019, 26(8):50-53. (in Chinese) 钱莹莹. 一种基于运放失调补偿的 CMOS 传感读出电 路[J]. 电子产品世界, 2019, 26(8):50-53.
- [10] Li Jingguo, Zhuo Yi. Infrared focal plane signal readout and processing technology[J]. Laser & Infrared, 2018, 48 (4):519-523. (in Chinese)
 李敬国,卓毅. 红外焦平面信号读出及处理技术[J]. 激光与红外, 2018, 48(4):519-523.
- [11] Goto M, Honda Y, Watabe T, et al. In-pixel A/D converters with 120-dB dynamic range using event-driven correlated double sampling for stacked SOI image sensors[C]//2016 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S). IEEE, 2016:1-3.
- W Zhu, et al. A high-sensitivity and large-dynamic range readout circuit for polysilicon-based microbolometer
 C]//2023 China Semiconductor Technology International Conference (CSTIC). IEEE, 2023:1-3.
- [13] Wang Pan. High frame rate shortwave infrared focal plane readout circuit and real-time infrared image processing SoC research[D]. Shanghai:Shanghai Institute of Technical Physics, 2014. (in Chinese)
 王攀. 高帧频短波红外焦平面读出电路及实时红外图 像处理 SoC 研究[D]. 上海:上海技术物理研究 所, 2014.
- [14] Wang Xiao, Shi Zelin. Optimization analysis of noise in infrared readout circuits[J]. Semiconductor Optoelectronics, 2013, 34(6):939 - 942, 953. (in Chinese)
 王霄,史泽林. 红外读出电路噪声优化分析[J]. 半导 体光电, 2013, 34(6):939 - 942, 953.