

空间激光通信中智能高速模拟数据源的研制

张伶俐¹, 佟首峰², 纪庆楠¹, 张德瑞¹

(1. 长春理工大学光电工程学院, 吉林 长春 130022; 2. 空地激光通信技术国防重点学科实验室, 吉林 长春 130022)

摘要:在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需模拟各种载荷及误码率的测试。轻型、嵌入式、智能高速的模拟数据源必不可少。研制了一种基于FPGA的智能化模拟数据源,它不仅将多路视频、音频信号复合成一路高速数据流来模拟各种有效载荷(SAR,可见光,红外),它使得通信信号的速度达1.08 Gbps。而且可实现伪随机序列的传输,速度可达3 Gbps,用于误码率测试。其中高速的伪随机序列是速率智能可调节,速率范围750 Mbps到3 Gbps。数据传输的类型可选择,如:视音频的串行数据流,伪随机序列,模拟数据源。

关键词:空间激光通信;模拟数据源;视音频;高速串行传输

中图分类号:TN929.1 **文献标识码:**A **DOI:**10.3969/j.issn.1001-5078.2013.06.003

Research on simulation data source of intelligent and high-speed in space laser communication

ZHANG Ling-ling¹, TONG Shou-feng², JI Qing-nan¹, ZHANG De-ru¹

(1. Changchun University of Science and Technology, Changchun 130022, China;

2. Space Laser Communication Technology of the National Key Laboratory, Changchun 130022, China)

Abstract: In order to achieve a separate test of laser communication systems, various loads and bit error rate test need to be simulated. Light, embedded, intelligent and high-speed simulation data sources are essential. A FPGA-based intelligent simulation data sources were developed, it made multi-channel videos and audio signals to composite into one high-speed data streams, which simulated a variety of payloads (SAR, visible, infrared), and the speed of communication signal is 1.08 Gbps. And the pseudo-random sequence can be achieved, transmission speed is 3 Gbps, which is used for the bit error rate test. High-speed pseudo-random sequence is adjustable in the rate-smart, rate range is from 750 Mbps to 3 Gbps. The type of data transmission can be selected, such as video and audio serial data stream, pseudo-random sequences and simulation the data source.

Key words: space laser communication; simulation data source; video and audio; high-speed serial transmission

1 引言

空间激光通信具有通信频带宽,信息容量大,光学增益大,激光束散角小,抗干扰,抗截获能力强以及体积小,质量轻,功耗低的特点^[1]。空间激光通信是空间信息传输最具有竞争力的技术途径^[2]。

在某综合信息系统综合演示试验中需要对各种载荷进行联合试验,空间激光通信系统是重要的传输途径之一,为了单独验证激光通信的性能需要用一种高速的,功能多的,实时性高的数据源来模拟多

种载荷。实现这个系统的技术很困难,对激光通信意义重大。

在实际的激光通信系统中,所要考虑的载荷有SAR、可见光、红外三种视频文件作为通信信号传输。另外,需要产生高速的数据流来实现误码率的测试。文中描述的系统实现了对多种载荷的代替,

作者简介:张伶俐(1986-),女,研究生,主要从事空间激光通信的研究。E-mail: niuniutuanzi@163.com

收稿日期:2012-11-14; **修订日期:**2012-11-19

同时可以产生高速的伪随机序列。

2 模拟数据源系统方案综述

为了实现目前的要求,做了设计。整个设计方案分为两个部分,如图1所示,第一部分是智能可调的高速伪随机序列的发射和多路器的控制。如图2所示,第二部分是视频、音频的收发。所设计的方案最终是要应用到实际的激光通信中,即视音频转换成串行数据流,或者高速的伪随机序列或者模拟数据源,它们先通过电调制器对电信号做相应的处理,然后对处理后的信号通过驱动电路转换成电流信号,以此来驱动激光器实现电信号到光信号的转换,通过光链路来实现信号的传输。接收部分首先通过光电探测器对接收的光信号进行检波,把光信号转换成相应的电信号,然后通过放大恢复等电路的处理,来弥补传输过程中带来的损耗,最后恢复原信号。




图1 智能可调的高速伪随机序列的发射和多路器的控制




图2 视音频的收发

3 高速伪随机序列发射及多通道选择

3.1 伪随机序列

在数字通信中,误码率是一项主要的性能指标。在实际测量数字通信系统的误码率时,一般测量结果与信源送出信号的统计特性有关。通常认为二进制信号中0和1是以等概率随机出现的,所以测量误码率时最理想的信源应是随机信号产生器^[3]。

由于m序列是周期性的伪随机序列,因而可作为一种较好的随机信源,它通过终端机和信道后,输出仍为m序列。在接收端,本地产生一个同步的m

序列,与接收码序列逐位进行模二加运算,一旦有错,就会出现“1”码,用计数器计数。

实验中使用一个7级线性反馈移位寄存器产生m序列,周期 $2^7 - 1$ 。速率可调,范围为750 Mbps ~ 3 Gbps。

3.2 高速并串转换

伪随机序列产生电路的组成如图3所示,由高速并串变换芯片,FPGA和时钟芯片组成^[4]。




图3 伪随机序列产生电路

FPGA接收串口的速率控制信号,根据速率的要求控制时钟芯片(ADF4350)输出相应的频率,作为伪随机序列的时钟输入到FPGA,时钟速度(150 ~ 300 M)。通过并串芯片(DS32EL0421)输出伪随机序列(速率750 Mbps ~ 3 Gbps),可以根据需求调整输出速率的档次。

高速并串转换芯片DS32EL0421是一个125 ~ 312.5 Mhz串行器,用于通过印刷电路板、平衡电缆和光纤的高速串行传输。它通过5路并行输入LVDS通道来实现最大数据负载3.125 Gbps。

FPGA同时向DS32EL0421发一路差分伴随时钟和5路差分数据,所发的差分时钟由外部的时钟芯片ADF4350提供,DS32EL0421根据接收到的时钟在时钟的双沿采集数据,串行发出,故输出的数据速率是伴随时钟频率的10倍^[5]。所以在时钟频率为150 ~ 300 MHz之间时,输出的伪随机序列速率在1.5 ~ 3 Gbps之间。当需要传输低速率时(时钟频率不变),通过对所传输的伪随机序列数据重复能使速率向下扩展到750 Mbps ~ 1.5 Gbps($150 \text{ M} \times 5 \sim 300 \text{ M} \times 5$)。例如:所传输的高速码流:1010011,对应的低速时码流为:11001100001111。FPGA中通过编程预先设置好了 $2^7 - 1$ 的伪随机序列,不断的移位实现数据周期发送。

3.3 多通道选择输出

视音频信号通过HDMP-1032后转换成LVPECL信号,通过DS32EL0421的伪随机序列为CML信号,以及外部输入的模拟数据源为LVPECL信号,这几路信号要由起开关作用的芯片来选择输出。本文所使用的多路器的原理如图4所示,NB7L572是四选一多路输入,一路输出为LVPECL。

上位机通过串口发送控制信号到 FPGA, 由 FPGA 控制 NB7L572 选择输出的信号。




图4 NB7L572原理图(多路器)

图5给出了高速伪随机序列发射及多通道选择板的实物图。




图5 高速伪随机序列发射及多通道选择板

4 视音频的收发

4.1 输入信号的前端处理过程概述

输入端为3路PAL制视频信号和1路音频信号,经过放大,滤波后被A/D采样送入FPGA,在FPGA内部把这4路分时送入HDMP-1032,最后以串行数据流发出。通过光传输通道传输后被HDMP-1034接收到后解复用还原成并行的数据。

前端视频信号,它可由摄像机等接入。将三路视频的模拟信号首先通过放大器EL5166做信号放大,使其电压幅值满足后端A/D的电压输入范围,来提高A/D转换精度。然后经过低通滤波器将高频分量滤掉。

视频信号的频率范围是0~6 MHz,在图像信号缓慢变化的部分属于零频,其信号近似于直流,由于信号经过了前端交流耦合放大器的,直流分量丢失,在失去直流分量后图像的平均亮度会发生变化,应用以芯片LM1881输出的色同步信号作为钳位脉冲,恢复视频信号的直流分量^[6]。

应用AD9280芯片进行A/D转换,将模拟信号

转换为能被后续系统电路处理的数字信号。

接收模块同理,先将数字信号进行D/A转换,再经过一级信号放大和低通滤波,最后经过可控增益的放大级,将视频信号准确的恢复出来。在信号输出端可以通过对可控增益的调整,对输出信号进行控制^[7]。

4.2 数字信号的复用与解复用过程

利用HDMP-1032和HDMP-1034实现信号的第二次复用和第一次解复用。HDMP-1032和HDMP-1034可以被想象成为一种用于传输数据和控制字的“虚拟线缆”接口。并行字装载到Tx(发送器)芯片通过串行通道发送到Rx(接收器)芯片,然后被重建到原始的并行形式。传输通道可以是光链路^[8]。

这Tx/Rx链路的串行数据速率是可选择的,扩展范围从208~1120 Mbit/s。这将转成编码后的串行速率从260~1400 MBaud。并行数据接口是16位TTL电平。一个标志位能够用于对双字传输情况下的奇偶字的指示。选用54M时钟作为HDMP-1032的主时钟,则串行数据速率是864 Mbps,串行波特率是1.08 Gbps。

发送方向,HDMP-1032接收FPGA对视音频第一次复用之后的16路并行信号,然后加入4位附加编码后,二次复用为高速串行PECL差分信号输出。在接收端,HDMP-1034接收串行信号,通过内部的串并转换和解码之后,恢复出16位并行信号同时输出同步时钟,送入FPGA二次解复用为视频音频信号^[9]。

4.3 FPGA的控制过程

FPGA衔接视音频A/D,D/A和HDMP-1032,HDMP-1034。它完成信号的采集和分流作用。在发射端用27M一次采样32位,54M分两次发给HDMP-1032。接收则是相反的过程。

发送流程是:主时钟54M,分频27M后供给视频采样A/D(AD9280),分频13.5M作为音频采样A/D(CS5340CZZ)的主时钟。FPGA以27M时钟采样四路信号共28位并行,补4位满足32位,然后以54M时钟每次采样16位供给HDMP-1032,为了区分每次采样对应的是视频信号还是音频信号,每采16位的时候要对应txflag引脚置位或清零,这个信号同数据流一起发送出去,被HDMP-1034接收到之后能过作为视音频的区分标志。例如第一次采样

的是两路视频信号则对 txflag 引脚置 0,第二次采样的是一路视频加一路音频则对 txflag 引脚置 1,这里的第几次是指的 54 M 的每次采样。在 HDMP-1034 中接收到信号后判断 rxflag 若为 0,则把 16 位信号分两个 8 位分别给视频的 D/A(AD9708)。若是 1,则把 16 位信号分一个 8 位和一个 4 位分别给视频的 D/A(AD9708)和音频的 D/A(CS4344-CZZ)。

接收流程是:FPGA 向 HDMP-1034 发参考时钟 refclk,这个时钟与 HDMP-1032 的发送字时钟 txclk 是同一个时钟,HDMP-1034 产生恢复字时钟 rxclk0, rxclk1(两者相位相反)。同时在 HDMP-1032 中加入的奇偶字指示位(由 TXFLAG 引脚接入)也会随信号一起发出,这样在 FPGA 中把 rxclk1 作为触发信号,把 rxflag 作为两路视频,一路视频加一路音频的判决条件,就能正确的恢复出视频音频信号。图 6 和图 7 分别给出了视频的串行数据和视频收发板的实物图片。




图 6 视音频的串行数据 1.08 Gbps




图 7 视音频的收发板

5 总结

文中描述了速度可控的伪随机序列的发射,以及视音频信号转换成串行数据流高速收发的原理。此系统已在长春理工大学所承担某 863 项目的野外试验中取得了实际应用,不仅可实现 3 路视频同时传输,而且能产生 750 M~3 G 的伪随机序列码,为

试验顺利开展奠定基础。视音频的模拟信号的处理以及串行数据流的接收和发射结构比较固定,对伪随机序列的高速发射,限于所选用的硬件,最高速度只能达到 3 Gbps。两种更换硬件的方案可能会进一步提高输出速率。一种是 FPGA 芯片不变(spartan 3E),把并串转换芯片 DS32EL0421 用 TI 公司的 TLK6002 替换,它是 20:1 传输,300 Mhz 时钟输出速度可到 6 Gbps。另一种是把 FPGA 和并串芯片换成 Virtex-5-3 速度等级的 FPGA,最大千兆发射器数据速率 6.5 Gb/s。

参考文献:

- [1] Marioni F, Media Lario S r l, Sodnik Z. 2.5 Gb/s free-space optics link over 1.1 km with direct fiber coupling to commercial devices[J]. SPIE, 2004, 5550(11): 60-69.
- [2] Liu L, Wang L, Sun J, et al. An integrated test-bed for PAT testing and verification of inter-satellitelasercom terminals[J]. SPIE, 2007, 6709(3): 24-28.
- [3] 王兴亮. 通信系统原理教程[M]. 西安:西安电子科技大学出版社, 2007.
- [4] M Trakalo, G Giles. Design flow for implementing image processing in FPGAs [J]. SPIE, 2007, 6558, 65580C: 3-4.
- [5] Brian Von Herzen. Digital cross-correlation at 250 MHz using high-performance FPGA's [J]. SPIE, 3357: 395-403.
- [6] Qu Lele. Video surveillance system based on fiber optic transmission research [D]. Changchun: Jilin University, 2007. (in Chinese)
屈乐乐. 基于光纤传输的视频监控系统研究[D]. 长春:吉林大学, 2007.
- [7] Tong Shoufeng, Jiang Huilin, et al. Free-space laser communication system ATP coarse tracking servo bandwidth optimization design [J]. 2007, 34(9): 16-20. (in Chinese)
佟首峰, 姜会林, 等. 自由空间激光通信系统 ATP 粗跟踪伺服带宽优化设计[J]. 光学工程, 2007, 34(9): 16-20.
- [8] Antoine Lecerf, Denis Ouellet, Miguel Arias-Estrada. Computer vision camera with embedded FPGA processing [J]. SPIE, 2000, 3966: 6-7.
- [9] Brady K Fawcett, John Watson. FPGA applications in digital video systems[J]. SPIE, 2914/283: 4-5.